Laporan Akhir 1 Modul 4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

Laporan Akhir Percobaan 1 

Serial In/Serial Out, Paralel In/Serial Out, dan 

Paralel In/Paralel Out Shift Register dengan Kapasitas 4 bit

1. Jurnal[Kembali]

2. Alat dan bahan[Kembali]

 A. Alat dan Bahan (Modul De Lorenzo)

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

  1.  IC 74111

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

Tabel Kebanaran JK Flip Flop

  2. Power DC

    3. Switch (SW-SPDT)

    5.  Gerbang AND

Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.

Tabel 1.1 Tabel Kebenaran AND

    6.  Gerbang Not

Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

Tabel 1.3 Tabel Kebenaran Logika NOT

    7. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Dalam percobaan rangkaian 1, sebuah rangkaian menggunakan 4 flip flop dirangkai pada modul de Lorenzo. Pada setiap flip flop, terdapat penghubungan antara kaki-kaki tertentu. Misalnya, pada Flip Flop 1, kaki S terhubung ke B6', kaki J terhubung ke Q flip flop kedua, kaki K terhubung ke Q' flip flop kedua, kaki C terhubung ke output gerbang AND, kaki R terhubung ke B0, dan kaki Q terhubung ke H7. Pola penghubungan serupa juga diterapkan pada Flip Flop 2, 3, dan 4 dengan kaki-kaki yang berbeda.

Pada rangkaian tersebut, nilai B0 hingga B6 akan divariasikan untuk membuktikan terjadinya shift register, di mana nilai output akan bergeser dari kanan ke kiri. Setelah variasi input dilakukan, dapat ditentukan apakah rangkaian tersebut bersifat SISO, SIPO, PISO, atau PIPO.

Hasil percobaan menunjukkan bahwa kondisi 1 bersifat SISO, karena input dan output mengalami pergeseran satu per satu secara bergantian. Kondisi 2 bersifat SIPO, karena input masuk satu per satu sedangkan output keluar secara serentak. Kondisi 3 bersifat PISO, karena input masuk secara serentak dan output keluar satu per satu secara bergantian. Terakhir, kondisi 4 bersifat PIPO, karena input dan output masuk secara bersamaan.

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi!

 Jawab:

    a) Kondisi 1

        B3-B6  = 0

        B0, B2 = 1

        BI        =  X 

        Pada kondisi ini terjadi kondisi SISO (serial in serial out) yang mana inputnya masuk satu persatu (seri) dan outputnya juga keluar satu persatu. Hal ini dapat dilihat pada rangkaian yang mana data pada H4 sampai H7 bergeser ke kiri satu persatu.

    b) Kondisi 2

         B3-B6    = 0

         B1         =  X 

         B0         = 1

         B2         = ↓                      

        Terjadi kondisi SIPO (serial in paralel out) yang mana data input masuk secara seri dan keluar secara bersamaan. Hal ini dapat dilihat pada rangkaian saat data keluar maka H4 sampai H7 mati secara serentak.

    c) Kondisi 3

        B3-B6      = X

        B1            =  0

        B0, B2     = 1                              

        Shift register berjenis PISO (paralel in serial out) yaitu inputnya masuk secara bersamaan dan keluar satu persatu.

    d) Kondisi 4 

        B3-B6     = X

        B0           = 1

        B1, B2    = 0

        Shift register berjenis PIPO (parallel in parallel out) yang mana inputnya masuk secara bersamaan keluar juga secara bersamaan.

2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip Flop, bandingkan output yang didapatkan! 

    Jika gerbang AND dihapus, sumber clock langsung ke flip-flop maka rangkaian hanya dapat bersifat SISO. Hal ini karena gerbang AND berfungsi untuk menentukan output pada rangkaian pakah seri atau paralel. jika gerbang AND diberi output 0 maka output bersifat paralel, sedangkan jika gerbang AND diberi input 1 maka output bersifat seri tetapi outputnya dapat berubah (0 menjadi 1 dan 1 menjadi 0).

7. Download[Kembali]

• File HTML klik disini
• File Video Percobaan klik disini
• File Datasheet IC 74111klik disini 
• File Datasheet Gerbang AND klik disini
• File Datasheet Gerbang NOT klik disini
• File Datasheet Switch klik disini